two-state数据类型有哪些

wire和reg

wire数据类型用来建模电路组件之间的硬件连接关系。也就是说，wire类似于电路中的真实电线一样。

reg数据类型保存数据的值，直到将另一个值放在它们上。也就是说，reg就像寄存器组件一样。

integer，real和time

integer变量可以保存从-2^31到（2^31）-1的值。

integer变量声明的语法如下：

      integer integer_variable_name;

real变量存储的是64位的值。实数可以用十进制表示法（例如，14.72）或科学记数法（例如，39e8）指定。

real变量声明的语法如下：

    real real_variable_name;

在仿真开始时，integer和real变量都被初始化为零。

integer a [0:64]; //一个包含65个integer值的数组       real float_v; //一个存储real值的变量

      time time_variable_name;

Parameters

Parameters表示常量，因此在运行时修改Parameters的值是非法的。

但是，可以在编译时修改参数以使其具有与变量声明时不同的值。这使得我们可以定制化不同参数的模块实例。 

parameter变量声明的语法如下：

               parametersize = 16 ;

logic

logic是reg变量从Verilog到SystemVerilog的改进版本。除了作为变量之外，它还可以进行连续赋值，被门和模块驱动。             

logic变量声明的语法如下：

          logic a, addr;

two-state变量

two-state数据类型可提高four-state类型的性能和仿真器内存使用率。two-state数据类型是bit，byte，int，shortint，longint，byte。

bit    – Unsignedbyte, shortint, int, longint    – Signed
unsigned two-state types,bit              single_bit ;    // unsigned single bitbit [31:0]     32_bit      ;    // 32-bit unsigned integer
signed two-state types,int              integer   ;   // 32-bit signed integerbyte            8_bit      ;   //   8-bit signed integershortint    16_bit    ;   // 16-bit signed integerlongint        64_bit  ;   // 64-bitsigned integer
unsigned from signedtwo-state types,int              unsigned integer   ;   // 32-bit unsigned integerbyte           unsigned 8_bit    ;   //  8-bit unsigned integershortint      unsigned 16_bit   ;   // 16-bit unsigned integerlongint       unsigned 64_bit   ;   // 64-bit unsigned integer